# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-007149

(43) Date of publication of application: 14.01.1987

(51)Int.CI.

H01L 27/10 G11C 11/34

(21)Application number: 60-144563

(71)Applicant: AGENCY OF IND SCIENCE &

**TECHNOL** 

(22)Date of filing:

03.07.1985


(72)Inventor: KATO KOICHI

## (54) SEMICONDUCTOR MEMORY DEVICE

## (57)Abstract:

PURPOSE: To provide memory function in an MOS transistor itself by controlling the amplitude and timing of a voltage applied to the gate and drain of an MOS transistor formed on an insulator.

CONSTITUTION: An N-type impurity is doped in a Ptype silicon layer 21 formed on an insulator 10 to form source and drain regions 22, 23, a gate electrode 25 is formed through a gate oxide film 24, thereby forming an N-type MOS transistor 20. The layer 21 is formed by single crystallizing the silicon film after polycrystalline or amorphous silicon film is formed on the insulator 10 such as SiO2 film. The source 22 of the transistor 20 is grounded, and a drain 23 and a gate 25 are connected with a sensing circuit 30. The circuit 30 writes and reads out memory information of the transistor 20 to control the amplitude and timing of the voltage applied to the gate and drain.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

/U-936

函日本国特許庁(JP)

/01-10-26-16:57

@ 特許出願公願

# 砂公開特許公報(A)

昭62-7149

@Int CI.4

織別記号

/81=ABC55726147

广内整理番号

@公開 昭和62年(1987)1月14日

H 01 L 27/10 G 11 C 11/34

6655-5F 7230-5B

審査請求 有 発明の数 1 (全4頁)

❸発明の名称 半導体記憶装置

**劉特 顧 昭60-144563** 

頭 昭60(1985)7月3日

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 の発 明 者 工業技術院長 人 題 出金

1. 発明の名称

半事体配值核量

2. 袋虾鱼或の虾胡

足気的に浮遊している一導電型の半導体層の 両機に該半導体層とは逆毒電型の不軽物質からな るソース・ドレインを形成し、耳つ上記半導体験 上に絶職機を介してゲート環境を形成してなるM OSトランクスタと、このトランクスタにゲート 常氏及びドレイン電圧を印加したのち、最次なべ き祭祀に応じてゲート電圧、ドレイン電圧の崩壊 いはドレイン電圧、ゲート意圧の機に印加着圧を 罪にしチャネル領域の多数キャリア政を制御する 育込み手段と、上記MOSトラングスタのコンダ クタンスの変化を検出して上記書込まれた情報を 彼出す院出し手段とを具備してなることを特徴と する年券体記憶張麗。

前記MOSトランジスタを形成する半導体層 は、治理体上に形成されたものであることを特徴 とする特許請求の範囲第1項記載の半線体記憶値

13 前記書込み時にドレインに印加する電圧はイ ンパクトイオン化が生じる程度のドレイン地圧で あり、前記就出し時にドレインに印加する電圧は インパクトイオン化が生じない程度のドレイン電 圧であることを特徴とする特許数々の範囲第1項 記載の半等体配性装置。

3、 発明の詳細な説明

本発明は、半導体記憶装置に係わり、特に組織 体上の半導体量中に野成されるMOSトランタス タを用いた牛準体配価装置に関する。

÷

【発明の技術的書景とその両直点】

周知の如く、従来のように半導体順中に形成さ る景子を微額化してこれを賞集観化・高速化す 本には健界がある。また、ダイナミックメモリの 記憶素子は、通常1異のMOSトランジスタと1 目のMOSキャバシタとで形成されるが、キャバ シタの容量を小さくすることには混界があり、こ の側頭を用いる思りにおいては整積度の向上を望

## 特際昭62-7149 (2)

/U-936

でのは殆ど不可能に近くなっている。

(発明の目的.)

本怒明は上記事情を考慮してなされたもので、 その目的とするところは、他碌 上に形成される MOSトランクスタを利用して、より小さなダイナミックメモリの業子構造を変現することができ、 高短額化及び高速化をなかり得る半導体記憶接置 を提供することにある。

#### (発射の概要)

本月前の神子は、1娘のMOSトランジスタで 1つ メモリ常子を実現することにあり、組織体 上に形成されるMOSトランジスタのゲート及び ドレインに印加する物氏の大きさとタイミングと を割割することにより、MOSトランジスタ自体 に記憶成能を持たせることにある。

即ち本発明は、信頼の書込み及び設出しを行う 半導体配信装置において、電気的に浮放している 準電型の半導体質の回線に数半導体圏とは迅速 電型の不純物圏からなるソース・ドレインを形成 に、且つ上記半導体圏上に給税費を介してゲート

-0 -- -

第1回は本発明の一実施研に係わる半糖体配復 鉄躍を示す最略数数国である。他是体10上に形 河内されたP型シリコン舞21にN型不貨物をドー ングしてソース・ドレイン領域22。23を形 20世し、さらにゲート悪化数24を介してゲート電 便25を形成して、チャネル張1.2[41m]の \_ N里MOSトランツスタ20が構成されている。 - ごこで、シリコン暦 2 1 は、例えばSIO2 厳等 の絶罪体10上に多結品や非品質のシリコン膜を 沙形成した後、このシリコン資をピームアニッルに より単粧品化して形成される。また、単粧品化し たシリコン膜の景子形成領域以外を改化して指子 分離用数化酸が形成されるものとなっている。・ ・上記MOSトランジスタ20のソース22は接 地され、ドレイジ23及びゲート25はセンス国 23.0 に接続されている。センス登23.0 は、 MOSトランジスタ20の記憶情報の書込み及び 稗出しを行うもので、ゲート及びドレインに印加 する電圧の犬きさとダイミングとを制御するもの

を形成してなるMOSトランフスタと、このトランフスタにゲート電圧及びドレイン電圧を印取したのち、自込むべき情報に応じてゲート電圧・ドレイン電圧の類談いはドレイン電圧・ゲート電圧の順に印加電圧を零にしチャネル機能の多数キャリア政を影響する書込み手段と、上記MOSトランジスタのコンダクタンスの変化を検出してよるのである。

#### (発明の効果)

/01-10-26-16:57

本発乳によれば、1 製のMOSトランクスタで 1 値のメモリ素子が実現できるので、従来の様意 に比べて無子の占有面積が小さくなる。このため、 高度積・高速の半導体配便装置を実現することが できる。また、1 値のMOSトランジスタで1 便 のメモリ素子を実現できるので、その機道が簡単 となり、製造の容易化をはかり得る等の利点もあ る。

#### (発明の実施例)

以下、本発明の詳細を図示の実施例によって説

となっている。

なお、上記のMOSトランタスタ 2 0 は通常の 半写体メモリ素子と四様に、マトリックス状に配 対し、ゲート及びドレインをそれぞれワード格及 びピット集等に接続することにより、配性回路と

/01-10-26-16:57

## 特点的 62~7149 (3)

/U-936

して機能するものとなっている。

次に、上記機成された本藝屋の作用について説 朋女品。

まず、MOSトランジスタ20のソース電圧を OVとし、ゲート及びドレインにそれぞれ 5·Vの 電圧を印加する。このとき、第3四(a)に示す 如くチャネルを形成する電子濃度が高くなり、正 孔はシリコン屋21の下部に押込まれ、絶対最も 減少する。また、ドレイン電圧が高いため、ドレ イン近傍でインパクトイオン化により発生した正 孔が絡えずソース近傍で再始合する。

そこで、ゲート電圧をO.Vにすると、シリコン ☆ 2 1 の 益板 間位が 急激に下がり、第3回(b) に示す如くチャネルを形成していた電子は主とし てドレイン方向に触しく流れる。この時、ドレイ 、 。 通の接合領域で進しいインパクトイオン化が起 り、発生した正孔がシリコン舞21に事務する。 ゲート電圧をOVにした後の100psec後にドレ イン気圧をOVにすると、平板状態に近い状態が 実思される。

電優が変れる。これに対し、シリコン層21が非 平衡状態(第3因(c)に示す状態)にある場合 は、第4回(り)に示す如く、同じ電圧を印加し ても正孔の量が少ないため、基板電位が低くドレ イン 液は殆ど皮れない。

'...以上のようにすれば、シリコン房21内に正孔 が十分習慣しているか否かの2種類の情報を見分 けることができることになる。

かくして本実施例によれば、MOSトランジス タ20に記憶菓子の機能を特たせることができる。 **削ち、1個のMOSトラングスタクのから1個の** メモリセルを変現することができる。このため、 従来の1トランクスタ/1キャパシタからなるメ モリセルを用いたものに比較して、より高東鉄化 及び高速化をはかり得る。また、素子構造が原単 であるため、容易に製造できる等の利点もある。

なお、本発明は上送した実施例に翻定されるも のではない。何えば、前欠MOSトランジスタは N型に限るものではなく、P型であってもよい。 さらに、シリコン癖はSiOz等の非品質絶称体

<sup>'</sup>これに対して、割3因(a)の状理よりドレイ ン電圧をOVにし、その10Dpsec機にゲート意 圧をOVにすると、第3回(c)に示す如くチャ ネルを形成していた電子はソース・ドレインの両 方向に復れ出す。しかし、ソース・ドレイン共に OVであるため、電位勾配が小さく、インパクト イオン化は殆ど起こらない。そこで、電子が流れ 出してしまったシリコン車は正孔が退少な非平衡 状態となる\_

以上のように、シリコン層中に正孔を十分書稿 するか、取いは正孔温少の状態にするかの2つの 方向を選択することにより、MOSトラングスタ 20に記憶素子としての個込み繊維を持たせるこ とができる。

さて、独出し時には、インパクトイオン化が生 じない程度のドレイン常圧を印加する。シリコン 夏21が平衡状態に近い状態(第3因(b)に示 す状態)では、しきい値程度のゲート電圧を印加 すると、烙4囟(8)に示す如くシリコン層21 の正孔量が多く、オーバシュートによりドレイン

上に形成されたもの(SOI)ではなく、サファ イア等の単結高組織体上に形成された(SOS) 置であってもよい。また、MOSトランジスタの …は、使用するMOSトランジスタの特性に応じて 八舞宜度更可能である。その他、本発明の裏目を改 殴しない範囲で、程々変形して実施することがで **#8.** 


#### "4、図道の標準な異明

・ 第1週は太和明の一変態例に係わる半導体記録 校置を示す観報機成例、第2間(6)(b)以上 配益量に用いたセンス自然の作用を説明するため の債号な形因、第3回(a)~(c)は稠込み作 用を似明するための復式図、第4回(8)(b) は独出し作用を説明するための様式顔である。

10一把様体、20一NチャネルMOSトラン ジスタ、21…P型シリコン醇、22…ソース、 23…ドレイン、24…ゲート酸化粉、25…ゲ ート電板、30…センス回路。

出版人 工業技術院長 等々力 達

## 特開昭62-7149(4)



2 図

/81=ABC55726147

